AI系列深度报告(二)：HBM：高带宽特性释放AI硬件性能 AI高景气持续驱动需求高增

　　高带宽特性释放AI硬件性能，HBM成为AI时代首选内存技术。当前诸如GPT-3等AI大模型所要求的算力日益提升，伴随着的是参数数量呈现指数级增长，传统的内存带宽及传输速率限制了AI硬件以及系统的最大性能，相较于传统DDR内存，HBM具有高带宽、低功耗、低延时等优势，已成为当前高性能计算、人工智能等领域的首选内存技术。当前HBM产品已经发展至第五代HBM3e，内存带宽相较上一代提升47%至1.2TB/s，堆叠层数最高可达12层，对应最高容量达36GB，当前三大原厂均已入局并在24H1陆续出货，考虑到HBM需求的火爆程度，SK海力士还计划提前一年在2025年发布HBM4。
　　三大原厂持续扩充HBM产能，SK海力士位居全球市场份额首位。当前AI高景气不断驱动HBM需求高增，持续推动HBM位元出货量和产值同步增长，根据Yole预测数据，预计2025年全球HBM位元出货量和行业产值将分别达到17亿GB和199亿美元。竞争格局方面，根据TrendForce数据，以位元出货量作为统计口径，2023年全球HBM市场中，SK海力士和三星的市场份额各占47.5%左右，而美光份额约为5%。随着HBM3e的率先推出及放量，预计2024年SK海力士的市场份额将增加至52.5%，而三星的市场份额将下降至42.4%。为了满足持续增长的HBM需求，三大原厂纷纷加大资本开支扩建HBM产能，其中，三星和SK海力士的产能扩充最为积极，预计到2024年底，三星HBM总产能将达约13万片/月，SK海力士约12万片/月，而美光仅为2万片/月。
　　TSV为HBM核心制备工艺，混合键合将成未来主流堆叠技术。HBM主要采用TSV技术将多个DRAM芯片进行垂直堆叠，并与GPU一同进行封装，形成大容量、高位宽的DDR组合阵列，从而克服单一封装内的带宽限制。在加工制造过程中，TSV是HBM实现芯片垂直堆叠的核心制备工艺，占封装成本达30%。而从当前原厂采用的封装技术来看，三星主要采用TC-NCF技术，而SK海力士则通过Advanced MR-MUF技术并结合改良EMC材料来进行HBM的封装生产，在改善散热方面具有明显优势。考虑到未来因带宽、容量增长所带来的堆叠层数及密度提升，SK海力士将利用混合键合技术来加工生产HBM4。混合键合摒弃了无凸块设计并采用直接铜对铜的连接方式，相较微凸块技术，能够在进一步提升互联密度的同时实现功耗降低，有望成为未来HBM主流堆叠技术。
　　投资建议：当前AI算力持续高景气背景下，HBM作为AI硬件、系统提升算力性能的重要内存技术，市场需求呈现强劲增长态势。另外，根据美光数据，同一节点/容量条件下，HBM3e的产能消耗是DDR5三倍，同时考虑到TSV、MR-MUF等先进封装技术对半导体设备、材料、封测环节的高标准要求，以及当前原厂积极扩产计划，相关产业链有望持续受益。半导体材料方面，建议关注雅克科技、联瑞新材、华海诚科；半导体设备方面，建议关注精智达、赛腾股份、长川科技；封测端则建议关注通富微电、深科技；同时建议关注SK海力士重要经销商香农芯创。
　　风险提示：国产化替代不及预期风险；国内厂商对先进技术的研发进程不及预期风险；供应链风险上升。
【免责声明】本文仅代表第三方观点，不代表和讯网立场。投资者据此操作，风险请自担。

   【免责声明】本文仅代表第三方观点，不代表和讯网立场。投资者据此操作，风险请自担。