10 月 5 日，台积电 2nm 制程获重大突破，性能提升功耗降低，晶体管密度增 15%。
【10 月 5 日，台积电在 2nm 制程节点获重大突破！】台积电在 2nm 制程节点上首次引入 Gate-all-around FETs晶体管技术，N2 工艺还结合了 NanoFlex 技术，为芯片设计人员提供标准元件灵活性。相较于当前的 N3E 工艺，N2 工艺在相同功率下预计实现 10%至 15%的性能提升，或在相同频率下将功耗降低 25%至 30%，晶体管密度提升 15%。
【免责声明】本文仅代表作者本人观点，与和讯网无关。和讯网站对文中陈述、观点判断保持中立，不对所包含内容的准确性、可靠性或完整性提供任何明示或暗示的保证。请读者仅作参考，并请自行承担全部责任。邮箱：news_center@staff.hexun.com
![乙级测绘资质证书[乙测资字11513208]](https://img.hexun.com/chzzzs.jpg){kind=link}
最新评论