电子行业专题报告：DUV时代刻蚀和沉积设备重要性凸显

　　多重图形化及NAND 三维化驱动刻蚀、沉积设备占比提升。2004 年以来沉积和刻蚀类设备在WFE 中占比呈上升趋势。刻蚀设备从2004-2008 年的平均占比14.6%，提升至2019-2023 年的20.6%。沉积设备从2004-2008 年的平均19.9%，提升至2019-2023 年的平均22.1%。我们认为份额提升的主要原因是DUV 时代，逻辑和DRAM 制程节点升级依靠多重图案化以及NAND 三维化层数增加，工艺流程中对刻蚀和沉积的层数数量、难度的提升。
　　20nm 技术节点引入多重图形化技术，光刻机套刻精度、效率提升，沉积、刻蚀需求增加。台积电2011 年28nm 制程节点规模量产后，2013 年11 月，公司16nmFinFET 节点开始风险量产。2014 年台积电20nm 技术规模量产，且应用了创新的双重图形化技术。2015 年16nm FF+规模量产，2017 年和2018 年分别规模量产N10 和N7 节点，从2019 年开始首次使用EUV 技术，第一代产品是N7+。行业在20nm 节点进入多重图形化技术阶段，多重图形化对光刻机的套刻精度、生产效率提出更高要求，我们看到ASML 自2008 年推出TWINSCAN NXT:1950i 以后，NXT:1960Bi、NXT:1965Ci、NXT:1970Ci、NXT:1980Di 等均围绕套刻精度和每小时处理晶圆片数进行提升。此外，3D NAND 向着垂直方向的发展（层数增加），制造设备端对刻蚀（高深宽比刻蚀）和沉积设备亦显著增加。
　　全球光刻进入EUV 时代。光刻工艺作为集成电路制造过程中最直接体现其工艺先进程度的技术，根据瑞利定律，减小波长能够提高光刻系统分辨率。ASML 最先进TWINSCAN EXE:5000，使用波长为13.5 纳米的光，单次曝光能够实现8nm分辨率。台积电自2019 年开始用EUV 规模量产N7+制程节点。三星2020 年宣布成功出货全球首批100 万个基于EUV 技术的D1x DDR4 DRAM 模块。美光目前量产的DRAM 均采用DUV 光刻设备制造，公司已于2024 年开始试生产基于EUV光刻的1γ DRAM，并计划于2025 年量产。2023 年ASML EUV 光刻机ASP 超过1.7 亿欧元，是ArFi 约7200 万欧元ASP 的两倍以上。EUV 技术减少了多重图案化中的重复步骤，提升图案精度，从而提高性能和良品率，并缩短开发时间。
　　中国大陆先进制程、存储扩产高弹性。BIS 升级出口管制措施，中国大陆无法获得EUV 及先进DUV 光刻机。以ASML 的光刻机参数为例，公司所有EUV 设备均使用13.5nm 波长光源，都在限制出口中国大陆范围内。此外ASML 表示预计自2024 年开始不再能获得向中国大陆出货其TWINSCAN NXT:2000i 及更高端型号设备的出口许可。中芯国际作为世界领先的集成电路晶圆代工企业之一，2023年销售额位居全球纯晶圆代工企业第四位，公司2018 年以来研发费用率始终高于同行业台积电、联电等公司，在纵向追求更小的晶体管结构的同时，持续利用已开发工艺节点的产线成本和性能优势，开展横向衍生平台建设。此外，中国大陆DRAM 投片量占全球比重仅约10%，显著低于中国大陆半导体销售额全球占比约30%的水平，大基金三期落地，DRAM 自主化需求空间广阔。
　　坚定不移推进集成电路产业链自主可控，半导体设备国产化加速渗透。综上我们认为DUV 时代，中国大陆逻辑、存储晶圆厂扩产过程中，沉积和刻蚀设备重要性凸显。以北方华创、中微公司、拓荆科技为代表集成电路高端装备供应商已经在刻蚀、沉积等领域取得突破性进展。同时我们也非常看好国产化加速渗透带来的集成电路制造其他各环节机遇。
　　风险提示：国产替代进展不及预期，全球贸易纷争影响，行业竞争加剧。
【免责声明】本文仅代表第三方观点，不代表和讯网立场。投资者据此操作，风险请自担。

   【免责声明】本文仅代表第三方观点，不代表和讯网立场。投资者据此操作，风险请自担。